Vlákna: 128
Příspěvky: 3 023
Registrace: 2008
Bydliště: Praha
26. 11. 2021, 14:13
(poslední úprava: 26. 11. 2021, 14:36 | Wili)
Mam otazku ohladom resetu cmosu, konkretne CD4060 v datasheete pisu ze by na reset pine nemalo byt vyssie napatie ako Vdd+0,5V...
cmos mam napajany nizsim napatim (+5V) ako mam napatie ktore pouzivam na napajanie resetu (odpojena civka rele +12V), ak prepojim tychto 12V do reset pinu cez 100k odpor tak sa napatie na tomto reset pine automaticky asi nejakym prechodom (alebo vnutornou ochranou?) ustali na 5,5V
Je toto problem ktory treba nejako riesit? napr. dat na tento vstup 5V1 zenerku, alebo je to takto vporiadku a cmos bude fungovat bez poruchy dlhodobo?
Vlákna: 11
Příspěvky: 2 675
Registrace: 2016
V tom Cmos je parazitní dioda, ale takhle bych ji netrápil. Zenerka stací na 4V, log. 1 je u těch cmos tuším nad 2/3 nap. napětí, mrkni do datasheetu... Akorát s tou zenerkou to bude chtít menší odpor, i ta nejlepší sežere aspoň 0.1mA...
Vlákna: 128
Příspěvky: 3 023
Registrace: 2008
Bydliště: Praha
26. 11. 2021, 18:05
(poslední úprava: 26. 11. 2021, 18:08 | Wili)
skvele, diky za radu kaed. Este mi napada s odporovym delicom by to malo fungovat tiez?
napr. ze by som dal z relatka do resetu 100k a potom z resetu o zem 47k... Tj. na reset pine by som mal 3,8V a zaroven zachoval vysoky odpor aby to minimalne ovplyvnovalo civku rele... sice naprazno kym rele nesepne je tam asi vyssie napatie, asi 17V, takze by to chcelo asi delic 100k/33k (4,2V) ale princip by bol rovnaky.
Vlákna: 11
Příspěvky: 2 675
Registrace: 2016
ježišmarijá, to je připojený k cívce relé? doufám, že máš antiparalelní diodu na té cívce. Idukční špička při rozpojení by mohla ten cmos zmermomocnit...
Jasně, dělič bude fungovat taky. Ještě je jedna možnost, jak vstup chránit, a to schottky dioda anodou na vstup a katodou na +5V, tím se zajistí, že napětí bude max 5V+0.2 na té schottky.
A nebylo by lepší vzít si ten signál už na bázi tranzistoru, kterej spíná to relé? nebo třeba dát ještě jeden tranzistor paralelně, ale na ten místo relé dát odpor k +5V a máš hotovo taky, bez nebezpečí přepětí v logice...
Vlákna: 128
Příspěvky: 3 023
Registrace: 2008
Bydliště: Praha
26. 11. 2021, 20:45
(poslední úprava: 26. 11. 2021, 20:51 | Wili)
z bazy tr pre rele to nejde protoze chci log1 pri odpojenem rele, pres pull-up tranzistor nejak pomimo jak popisujes by to slo asi ako najbezpecnejsi reseni... pripadne seriovo 10v zenerka to by slo taky.
diodu na cievke mam, funguje to zatim ok i bez delice a diod, jen mi to nejak vrtalo hlavou ze to asi neni moc optimalne resene

dik za tipy
schema: (reset cmosu = R8)
Vlákna: 55
Příspěvky: 2 920
Registrace: 2014
Bydliště: Kostomlaty nL
26. 11. 2021, 22:15
(poslední úprava: 26. 11. 2021, 22:26 | rvx73)
ta schottkyna jak píše kaed za tím 100k odporem by to přepětí měla ošetřit dostatečně - zapoj jí ideálně katodou k napájení toho švába
schottky má o dost menší kapacitu přechodu než zenerka, takže zafunguje rychlejc
Vlákna: 16
Příspěvky: 1 689
Registrace: 2016
Bydliště: Lipová
27. 11. 2021, 0:25
(poslední úprava: 27. 11. 2021, 0:29 | František)
Nestačilo by z pin 12 dať na zem odpor 68k, zmenší tak log 1 na 4,8V a ku nemu paralelne malú keramiku, s čas. konštantou napr. 10ms...za ten čas prepätie na relátku zhltne D6.
Ale zrejme vnútorná ochranná dioda na vstupe pin 12 voči napájaniu ten prúd cez 100k odpor hravo ustojí a netreba s tým robiť nič.
U 4060 od TI je na každom vstupe dokonca štvorica diod.
Zrejme si to do istej miery poradí aj so statickou elektrinou. Jedno diodou bloknuté relé ho nerozhodí

Napájanie IO by malo byť v tesnej blízkosti bloknuté kondom, predpokladám že tam máš tú 220n smd keramiku pod ním.
https://www.ti.com/lit/ds/symlink/cd4060b.pdf
Vlákna: 128
Příspěvky: 3 023
Registrace: 2008
Bydliště: Praha
27. 11. 2021, 3:05
(poslední úprava: 27. 11. 2021, 3:05 | Wili)
jj ten delic znie celkom jednoducho a uz ho tam mam zakresleny, ale premyslam stale nad tou diodou, to znie dost blbuvzdorne

asi je to uplne jedno a v praxi oba sposoby su nejaka ochrana navyse, funguje to aj bez cohokolvek a napatie sa tam same ustali na 5,5V otazne je ako dlho to takto vydrzi
Vlákna: 16
Příspěvky: 1 689
Registrace: 2016
Bydliště: Lipová
Ešte môžeš tých 100k zväčšiť na 470k možno viac ako 1M a bude to v pohode fungovať s ešte menším prúdom do ochrannej vnútornej diódy v IO.
Vlákna: 128
Příspěvky: 3 023
Registrace: 2008
Bydliště: Praha
27. 11. 2021, 18:16
(poslední úprava: 27. 11. 2021, 18:17 | Wili)
tak som to aj nasimuloval a dioda bude asi lepsia:
zelena = nasimulovana 1ms spicka z 12 na 18V ci uz zmena napatia zdroja podla zataze alebo dioda na rele zareaguje pomaly alebo nieco
modra = odporovy delic, podla velkosti spicky tato je aj na vstupe, ak je spicka dost vysoka tak prekroci Vdd+0,5V
cervena = vstup osetreny diodou ako ste popisovali poskoci to o par uV ale inak nic
este premyslam ci nemoze byt problem ak sa ta pripadna kratkodoba spicka prenesie do napajacej vetvy cez diodu nemoze to vadit napajaniu cmosu alebo stabilizatoru napatia? alebo kapacity v zdroji toto utlmia na zanedbatelnu hodnotu?
Vlákna: 55
Příspěvky: 2 920
Registrace: 2014
Bydliště: Kostomlaty nL
27. 11. 2021, 18:18
(poslední úprava: 27. 11. 2021, 18:19 | rvx73)
dostatečně velkej filtrační kondík by to měl umět požrat
k relátkům dávám 220 uF aby si měly z čeho sosnout