Sledovač s operákem/FETem na výstupu

[Jan16]

Zdravím
Může/nemůže fungovat tohle zapojení? A případně proč?

Díky !

PS: Zuřivě to kmitá :-)

[tictom]

Muze, ale - vystup operaku je do kapacitni zateze, ktera navic invertuje signal ! kmitani se proste dalo cekat. Dal bych na gate mensi odpor (cca 100R) a odladil i nejakou zpetnou vazbu - napriklad clanek R=C-R misto primeho spojeni out a plus.... nebo vybrat nejaky pomaly operak, kteremu nevadi kapacitni zatez...

[Jan16]

Myslim že kapacitní zátěž na výstupu oepráku je to malé co tomu vadí, jelikož to zarytě kmitá i s bipolárem NPN (v bázi přiměřený odpor).
Jak si myslel to s tím C a R ?

[zuki]

Minimálně bys musel dát odpor do - operáku (mezi -IN a ref) a z out operáku dát nějaký kondík na -IN operáku. Tj. zavést zápornou vazbu přímo na operáku... Bez zpětné vazby přímo na IO je výstup IO tranzistorem značně zesílen a zpožděn (než se dostane z out přes tranzistor zpět do +IN). Tak se dělá snadno oscilátor... velký zisk a nějaké to zpoždění (včetně zpoždění vlastního IO) na něm se to pak snadno rozkmitá...

[Jan16]

Asi se na to zapojení vykašlu, přestává mě bavit. Už tu u toho s osciloskopem sedím dobře několik hodin a zkouším tam vymyslet snad všechny existující kompenzace, aby to přestalo kmitat. Nepřestane.
Zkoušel jsem:
do gejtu odpor, kompenzaci C mezi +- vstupy OZ, udělat z operáku integrační článek (odpor do jednoho ze vstupů a kondík z výstupu na ten vstup), snížit zesílení otevřené smyčky: minimum bylo ca 15x, kmity téměř beze změny. Po snížení zisku (obě varianty, odpor na vstup a z výstupu do toho vstupu) jsem zkoušel přidávat derivační kompenzaci (paralelně ke vstupnímu odporu. Zapojení jsem zkoušel i s tranzistorem NPN. Kašle to na mě ! (a já kašlu už na to, vzdávám se).
Operák jsem používal už beztak snad nejpomalejší dostupný LM358 (0,6V/us)

EDIT: Zkusím tedy přeformulovat svůj dotaz, někoho něco šikovného určitě napadne: Výstupní rozkmit napětí z operáku potřebuju dostat co nejvýše. Jak byste výstup operáku napěťově posílili třeba až do 100V? Případně ještě více?

EDIT2: Jako jednoduchý napěťový zesilovač znám například tohle zapojení. Signál se zde neinvertuje. Tohle zapojení má ale pro mě (to o co se tu teď snažím) jednu drobnou "nevýhodu" a to že se dá použít pouze tak do 100, možná 200V. (Kvůli těžko dostupným PNP s vysokým Uce) Já potřebuju ještě o kus dál (500V). Výstupní proud velký nepotřebuju, kdyby to zvládalo řeba jen 5mA, bude mi to stačit.
http://i49.tinypic.com/30mqp7n.jpg

EDIT3: Po hodně hodinách experimentů, jsem vyseděl následující zapojení:

Testoval jsem jej při nízkém napětí, 30V, funguje spolehlivě a je stabilní. Zapojení by bylo pravděpodobně schopné pracovat i s vyššími napětími cca do 300V, pro vyšší napětí (500V) nastává velký problém s výběrem vhodných tranzistorů.
Měl byste někdo nějaký návrh prosím, jak toto zapojení přizpůsobit až do napětí 500V ?
Případně nezná někdo nějaké zapojení podobného zesilovače jako http://i49.tinypic.com/30mqp7n.jpg, ale s tím rozdílem, že by byl složený pouze z NPN tranzistorů?
Díky za rady/nápady.

[Ollie]

Nějakou dobu jsem si s tím hrál, stejnosměrně to funguje prakticky s čímkoliv NPN nebo N-MOSFET (vstup 0-10V, výstup 0-500V), horší je to se skokovou odezvou... Nervy mám jenom jedny, tak pokud chceš, pošlu ti ten PSpice projekt... :-)

[Jan16]

Díky za vyzkoušení ve spajcu (sice vůbec nevim co to je zač, ale dobře, díky). Jen prosímtě, vysvětli mi účel diod na vstupu toho OZ a té D5 (tu tam nehcápu už vůbec). Kdyby to zapojení takhle chodilo v reálu, tak bych byl v sedmém nebi. Každopádně vidím, že jsi pochopil naprosto přesně, o co se snažím. Přesně takhle s těmi dvěma FETy jsem si to představoval.

EDIT: Umí ten špajc taky simulovat destrukci součástek? Já jen jestli ti ty IRF840 nezhořely při simulaci. Mají UdsMax 500V a vlevo vidím zdroj 520V :-)

[Ollie]

Diody jsou pro ochranu vstupů OZ především před nabitým C3 při změně výst. napětí, i když u 10 pF kondíku to asi nebude zrovna nutný... Smoke analýzu to umí taky, ale v tomto režimu se to chová jakoby byla paralelně k MOSFETu zenerka 500 V. V reálu počítám s použitím 600 - 800 V N-MOSU který jsou běžně dostupný, protože se používají ve flyback zdrojích... Nejlíp použít ten nejlevnější, aby nebyla moc velká škoda, až šlusneš výstup :-D
btw. proč už nejdou tvoje stránky? byly tam zajímavý věci, tak je to docela škoda... (kdyžtak klidně SZ)...

[Jan16]

To že se chová FET jako zenerka je sice pravda, ale to by znamenalo, že si v tý simulaci se na výstupu nemoh dostat pod cca 20V ;-) //ale to je drobnost, VN FETy tu mám připravený, třeba IRFBE30

Když šlusneš výstup, tak odvážná teorie říká, že N-FET tranzistor se chová jako napětím řízený proudový zdroj, tzv vhodně volenou zenerkou na gs můžu proud přibližně omezit na třeba 1A. Tím samozřejmě neříkám, že to v režimu 500V Uds a 1A Ids bude fungovat, to fakt ne. V přívodu bude jednak rychlá pojistka, druhak (pokud se mi vůbec povede to zapojení napěťovýho zesilovače v reálu rozchodit) doplněné o proudovou zpětnou vazbu, budu se tedy snažit o trochu "blbuvzdornosti" toho zdrojzesilovače. Funkci N-FETu zvanou "napětím řízený proudový zdroj" využiju spíš jako sekundární ochranný prvek. Z výstupu celého tohohle monstra budu požadovat přinejlepším těch 50mA, takže i zdroj "nalevo" bude dost měkký.

Zatím tedy díky za pomoc, ale bohužel se teď musím věnovat maturitám, takže si s tímhle budu hrát až tak za týden.

[Ollie]

jj, pod 20 V to v zapojení nešlo, právě kvůli tomuto...
Na tu zenerku bych moc nespolíhal kvůil teplotní závislosti zenerky a prahovýho napětí MOSFETU atd., aktivní pojistka bude myslím nutná...

[Jan16]

Však aktivní pojistka nutná je a bude tam, jen řikám, že se dá tahle vlastnost FETu použít třeba na tu mikrosekundu, než se probere proudová ochrana. Takže nějaký přesný nastavování proudu zenerkou fakt ne. Doufám, že se teď chápem :-)
(Prostě čím blbuvzdornější zapojení, tím lépe.)

[Ollie]

OK, přesně tak jsem to myslel...
Tož hodně štěstí u maturity, a pak se pochlub výsledkem :-)

[Jan16]

Tak hurá, dneska dopoledne jsem maturitě "natrh prdel", fyz a ivt (profilová) za 1, čjl zatím nevím slohy, ale z testu 93%, z ústního 9/9 bodů. Z angličtiny z testu taky cca 93%, ústní 36/39 bodů, sloh nevím.

Teď bude konečně čas na bastlení :-)

[danhard]

Když šlusneš výstup, tak odvážná teorie říká, že N-FET tranzistor se chová jako napětím řízený proudový zdroj, tzv vhodně volenou zenerkou na gs můžu proud přibližně omezit na třeba 1A.

Ta teorie neni odvazna, ale blba. Taktez, toho, kdo takto teoretizuje lze nazvati pouze BLBEM, jelikoz neuvazuje teplotni zavislost Ugs, ktera je u NMOSFETu pro uvazovane proudy se zapornym teplotnim koeficientem, takze pro stejne omezeni Ugs se po ohrati tou limitaci podstatne zvysi proud tranzistorem.
Vylepsit se to da primerene velkym emitorem v Source.
Doufam, ze jsi Jan16 natolik inteligentni, ze si to overis v charakteristikach treba te IRF840.
Ttreba, jake je potrebne Ugs pro 200mA pri 25C a na jaky proud by se stejnym Ugs otevrel tranzistor po ohrati chipu na max. teplotu 150C ?
Stejnym zpusobem se zmena Ugs uplatnuje pri paralelnim razeni MOSFETu v linearnim rezimu a u strmych fetu to primo znemoznuje provozovat tranzistory v linearnim rezimu vubec.

ps. Gratuluju k maturite !